Skip to content

RF Transceiver và RF front-end

RF transceiver là phần chuyển giữa tín hiệu số băng gốc và tín hiệu vô tuyến ở tần số sóng mang; RF front-end là các khối tương tự giữa transceiver và anten. Trang này trình bày hai phần đó ở góc độ chức năng: mỗi khối làm gì, khiếm khuyết của nó ảnh hưởng tới chỉ tiêu RF của 3GPP ra sao, và phần mềm phải hiệu chỉnh những gì. Thứ tự trình bày: chuỗi phát và chuỗi thu, nguyên lý trộn tần và bộ dao động nội, ba kiến trúc thu phát, các khiếm khuyết RF và cách bù, ngân sách nhiễu ở đường thu, các điểm cần chú ý ở đường phát, hiệu chỉnh trong transceiver, rồi tác động tới firmware. Vị trí của các khối này trong toàn bộ RU nằm ở Kiến trúc Radio Unit; thiết kế mạch RF và chọn linh kiện mức board thuộc tab Hardware Design, cấu trúc bên trong chip RFIC và ADC/DAC thuộc tab Chip & SoC.

Chuỗi phát và chuỗi thu

Một nhánh thu phát của RU gồm hai chuỗi đi ngược chiều nhau:

Chuỗi phát (downlink ở trạm gốc) Chuỗi thu (uplink ở trạm gốc)
DAC đổi mẫu số thành tín hiệu tương tự Anten nhận tín hiệu
Bộ lọc khôi phục bỏ các ảnh phổ do lấy mẫu Bộ lọc băng và chuyển mạch hoặc duplexer chặn tín hiệu ngoài băng
Mixer cùng LO nâng tín hiệu lên tần số sóng mang LNA khuếch đại với tạp âm thấp
Tầng khuếch đại trung gian (driver) Mixer cùng LO hạ tín hiệu xuống trung tần hoặc băng gốc (trừ kiến trúc RF sampling)
PA khuếch đại lên công suất phát Bộ lọc và tầng khuếch đại điều chỉnh được độ lợi (VGA)
Coupler trích một phần tín hiệu về bộ thu quan sát ADC đổi tín hiệu tương tự thành mẫu số
Chuyển mạch hoặc duplexer, bộ lọc băng, anten

Các khối từ DAC/ADC tới mixer thường nằm trong một chip RF transceiver tích hợp; PA, LNA, bộ lọc, chuyển mạch và coupler là các linh kiện hoặc module RF bên ngoài, gọi chung là RF front-end. Ví dụ các transceiver tích hợp và cách chúng ghép với khối xử lý số qua JESD204 nằm ở Kiến trúc Radio Unit.

Trộn tần và bộ dao động nội

Mixer là khối dời phổ tín hiệu sang tần số khác. Về nguyên lý, mixer nhân tín hiệu vào với tín hiệu của bộ dao động nội (local oscillator, LO). Tích của hai sóng sin tần số f_s và f_LO cho hai thành phần ở tần số tổng f_s + f_LO và tần số hiệu |f_s − f_LO|; bộ lọc phía sau giữ lại thành phần cần dùng. Ở đường phát, mixer nâng tín hiệu từ băng gốc lên sóng mang; ở đường thu, mixer hạ tín hiệu từ sóng mang xuống.

Một mixer thực đơn giản không phân biệt được tín hiệu nằm phía trên và phía dưới tần số LO: ở đường thu, cả tín hiệu mong muốn ở f_LO + f_IF lẫn tín hiệu ở f_LO − f_IF đều rơi về cùng tần số trung tần f_IF. Tín hiệu thứ hai gọi là tần số ảnh (image). Có hai cách xử lý:

  • Lọc trước mixer: bộ lọc RF chặn dải tần ảnh trước khi tới mixer. Đây là cách của kiến trúc superheterodyne.
  • Mixer vuông pha (I/Q): dùng hai mixer với hai tín hiệu LO lệch nhau 90°, tạo ra hai thành phần I (cùng pha) và Q (vuông pha). Tín hiệu phức I + jQ phân biệt được tần số dương và âm, nên tách được tín hiệu mong muốn khỏi ảnh mà không cần bộ lọc ảnh. Đây là cơ sở của kiến trúc zero-IF.

Tín hiệu LO được tạo bởi bộ tổng hợp tần số (frequency synthesizer), thường là vòng khóa pha (PLL) với bộ dao động điều khiển bằng điện áp (VCO), khóa theo clock tham chiếu của RU. Chất lượng LO quyết định hai chỉ tiêu: nhiễu pha (phase noise), tức độ dao động ngẫu nhiên của pha LO, và độ chính xác tần số, kế thừa từ clock tham chiếu và hệ thống đồng bộ, xem Đồng bộ trong RAN.

Ba kiến trúc thu phát

Ba kiến trúc máy thu: superheterodyne, zero-IF và RF sampling

Superheterodyne hạ tần qua trung tần và cần lọc chặn ảnh; zero-IF hạ thẳng về băng gốc bằng mixer I/Q; RF sampling bỏ mixer tương tự, ADC lấy mẫu trực tiếp ở RF và trộn tần bằng số.

Kiến trúc Cách chuyển tần Ưu điểm Hạn chế
Superheterodyne Một hoặc nhiều tầng mixer đưa tín hiệu về trung tần (IF), lấy mẫu ở IF rồi hạ tần tiếp bằng số Chọn lọc kênh tốt, không có vấn đề DC ở băng gốc; từng là kiến trúc mặc định của trạm gốc Cần bộ lọc ảnh và bộ lọc IF chất lượng cao, nhiều linh kiện, khó tích hợp nhiều nhánh và khó đổi băng tần
Zero-IF (direct conversion) Mixer I/Q với LO đúng bằng tần số sóng mang, đưa tín hiệu thẳng về băng gốc Ít linh kiện, tích hợp được nhiều nhánh trên một chip, không cần bộ lọc ảnh, đổi băng tần bằng cách đổi tần số LO DC offset, rò LO, mất cân bằng I/Q và nhiễu tần thấp nằm ngay trong băng tín hiệu, phải hiệu chỉnh liên tục
RF sampling (direct RF sampling) ADC và DAC tốc độ hàng GSPS lấy mẫu trực tiếp ở RF; trộn tần thực hiện bằng bộ dao động số (NCO) Bỏ mixer và LO tương tự, một chuỗi phần cứng phủ được dải tần rộng, nhiều sóng mang ở xa nhau Bộ chuyển đổi tốn điện hơn; nhạy với jitter của clock lấy mẫu; có spur do ghép xen nhiều lõi ADC; cần quy hoạch tần số theo vùng Nyquist

Theo bài so sánh của Analog Devices, zero-IF và RF sampling là hai hướng chủ đạo hiện nay trong vô tuyến, còn superheterodyne từng là kiến trúc mặc định lâu đời. Bài này cũng chỉ ra rằng ở RF sampling, toàn bộ độ lợi nằm ở miền RF và phần RF tiêu thụ điện nhiều hơn so với zero-IF, trong khi zero-IF phải xử lý rò LO và ảnh do mất cân bằng I/Q.

Với kiến trúc RF sampling, việc trộn tần chuyển thành phép nhân số với một NCO trong khối DUC/DDC của DFE, xem DFE: CFR và DPD. Vì vậy ranh giới giữa "transceiver" và "DFE" phụ thuộc kiến trúc: ở zero-IF, mixer là mạch tương tự trong transceiver; ở RF sampling, mixer là phép toán trong khối xử lý số.

Khiếm khuyết RF và cách bù

Mỗi khối tương tự có khiếm khuyết làm méo tín hiệu. Phần lớn ảnh hưởng trực tiếp tới các chỉ tiêu phát và thu mà 3GPP yêu cầu, xem RF Requirements.

Khiếm khuyết Nguồn gốc Biểu hiện Chỉ tiêu bị ảnh hưởng Cách bù
Rò LO (LO leakage, carrier feedthrough) Cách ly hữu hạn của mixer, DC offset ở nhánh I/Q Vạch phổ ở tần số LO, tức giữa băng ở zero-IF EVM, phát xạ trong băng Hiệu chỉnh offset DC ở băng gốc
Mất cân bằng I/Q Hai nhánh I và Q lệch biên độ hoặc lệch pha khỏi 90° Ảnh của tín hiệu ở tần số đối xứng qua tâm EVM, phát xạ trong băng Bù số (quadrature error correction, QEC)
DC offset ở đường thu Rò LO tự trộn (self-mixing), lệch linh kiện Thành phần DC giữa băng thu Chất lượng thu ở các subcarrier gần DC Hiệu chỉnh DC liên tục
Nhiễu pha Bộ tổng hợp LO, clock tham chiếu Xoay pha chung cho mọi subcarrier của một symbol và nhiễu giữa các subcarrier EVM, đặc biệt ở băng tần cao và điều chế bậc cao Chọn LO tốt; ở NR dùng PTRS để bù xoay pha chung, xem Reference Signals & CSI
Phi tuyến của PA PA chạy gần vùng bão hòa Phổ mọc ra kênh lân cận, méo trong băng ACLR, phát xạ ngoài ý muốn, EVM CFR và DPD, xem DFE: CFR và DPD
Phi tuyến của LNA và mixer ở đường thu Tín hiệu mạnh ngoài băng (blocker) Méo xuyên điều chế rơi vào băng thu, nghẹt bộ thu Blocking, độ chọn lọc kênh lân cận Lọc trước LNA, điều khiển độ lợi
Tạp âm của các tầng thu LNA, mixer, ADC Nâng mức nền nhiễu Độ nhạy thu (reference sensitivity) LNA tạp âm thấp đặt ở tầng đầu, xem mục dưới
Jitter của clock lấy mẫu Clock của ADC, DAC Nhiễu tỉ lệ với tần số tín hiệu được lấy mẫu SNR, EVM, nặng nhất ở RF sampling Clock jitter thấp, jitter cleaner
Gợn biên độ và trễ nhóm của bộ lọc Đặc tuyến không phẳng của bộ lọc Méo tuyến tính trong băng EVM Cân bằng số
Lệch giữa các nhánh Linh kiện và nhiệt độ khác nhau giữa các nhánh Sai biên độ và pha tương đối giữa các anten Chất lượng beamforming Hiệu chỉnh giữa các nhánh, xem MIMO & Beamforming

Ngân sách nhiễu ở đường thu

Mức nhiễu nhiệt trên mỗi Hz băng thông ở nhiệt độ chuẩn 290 K là kT ≈ −174 dBm/Hz. Mỗi tầng của bộ thu cộng thêm tạp âm của chính nó, được mô tả bằng hệ số tạp âm (noise figure, NF). Độ nhạy thu, tức công suất tín hiệu nhỏ nhất bộ thu giải được, xấp xỉ bằng:

Độ nhạy (dBm) ≈ −174 + 10·log10(B) + NF + SNR_min

trong đó B là băng thông tín hiệu tính bằng Hz và SNR_min là tỉ số tín hiệu trên nhiễu cần cho mức điều chế và mã hóa đang dùng. Ví dụ minh họa: với B = 10 MHz, NF = 3 dB và SNR_min = 10 dB, độ nhạy khoảng −174 + 70 + 3 + 10 = −91 dBm. Yêu cầu độ nhạy tham chiếu cụ thể của trạm gốc NR được quy định trong TS 38.104.

Hệ số tạp âm của cả chuỗi thu tính theo công thức Friis, với F là hệ số tạp âm và G là độ lợi của từng tầng tính theo tỉ số tuyến tính:

F_tổng = F1 + (F2 − 1)/G1 + (F3 − 1)/(G1·G2) + ...

Tạp âm của mỗi tầng sau bị chia cho tích độ lợi của các tầng trước nó, nên tầng đầu tiên quyết định phần lớn hệ số tạp âm của cả chuỗi. Đây là lý do LNA có tạp âm thấp và độ lợi đủ lớn được đặt ngay sau anten, và mọi suy hao trước LNA (cáp, chuyển mạch, bộ lọc) cộng thẳng vào hệ số tạp âm. Đánh đổi là LNA độ lợi cao làm các tầng sau dễ bị quá tải khi có tín hiệu mạnh, nên thiết kế đường thu phải cân bằng giữa độ nhạy và khả năng chịu tín hiệu lớn.

Các điểm cần chú ý ở đường phát

  • Phân bổ độ lợi. Độ lợi được chia giữa DAC, transceiver, driver và PA sao cho tín hiệu ở mỗi tầng đủ lớn để vượt nền nhiễu nhưng không vào vùng phi tuyến. Công suất ra được điều khiển chủ yếu bằng độ suy hao trong transceiver, không bằng thay đổi điểm làm việc của PA.
  • Back-off của PA. Do PAPR của OFDM, công suất trung bình phải thấp hơn mức bão hòa của PA một khoảng; CFR và DPD giảm khoảng này để tăng hiệu suất, xem DFE: CFR và DPD.
  • Cách ly giữa phát và thu. Ở FDD, công suất phát rò qua duplexer có thể làm nghẹt bộ thu nằm ngay cạnh về tần số; ở TDD, chuyển mạch phải đổi chiều trong khoảng bảo vệ của special slot, xem Frame Structure & Resource Grid.
  • Giám sát. Đường phản hồi qua coupler vừa phục vụ DPD, vừa đo công suất phát và VSWR để phát hiện lỗi anten hoặc cáp.

Hiệu chỉnh trong transceiver

Các khiếm khuyết ở trên thay đổi theo tần số, độ lợi, nhiệt độ và tuổi linh kiện, nên transceiver tích hợp thường có một tập thuật toán hiệu chỉnh chạy trên lõi xử lý riêng của chip. Có thể chia thành hai nhóm:

  • Hiệu chỉnh ban đầu khi khởi động hoặc khi đổi cấu hình (tần số LO, băng thông): đo và bù offset DC, rò LO, mất cân bằng I/Q, độ lợi của từng tầng, thường dùng tín hiệu thử nội bộ khi chưa phát.
  • Hiệu chỉnh theo dõi (tracking) trong khi hoạt động: cập nhật liên tục các hệ số bù dựa trên tín hiệu thật, qua bộ thu quan sát ở đường phát hoặc chính tín hiệu thu, để theo kịp thay đổi theo nhiệt độ.

Theo tài liệu của Analog Devices, ADRV9040 có lõi xử lý riêng cho DPD, điều khiển độ lợi vòng kín và giám sát VSWR. Các hiệu chỉnh rò LO và I/Q ở đường phát thường dựa trên đường hồi tiếp: bộ thu quan sát hạ tần tín hiệu ở đầu ra, thuật toán ước lượng sai lệch rồi tiền bù vào tín hiệu băng gốc.

Tác động tới firmware

  • Cấu hình theo cell. Tần số LO được tính từ tần số sóng mang (NR-ARFCN) và băng thông, xem Frequency Bands. Mỗi lần đổi tần số hoặc băng thông, firmware phải nạp lại cấu hình transceiver và chạy lại hiệu chỉnh ban đầu.
  • Lịch hiệu chỉnh với TDD. Hiệu chỉnh theo dõi cần tín hiệu hoặc khoảng thời gian không phát, nên phải được xếp vào các khoảng phù hợp với mẫu TDD để không làm gián đoạn lưu lượng.
  • Điều khiển độ lợi đường thu. Mức tín hiệu thu thay đổi theo số UE và vị trí của chúng; AGC phải giữ tín hiệu trong dải động của ADC mà không thay đổi độ lợi giữa chừng một symbol.
  • Theo dõi nhiệt độ và cảnh báo. Firmware đọc cảm biến nhiệt, công suất phát, VSWR và trạng thái khóa pha của LO, báo cảnh báo qua M-plane khi vượt ngưỡng, xem Open Fronthaul.
  • Thứ tự khởi động. Clock tham chiếu khóa pha trước, sau đó tới LO, link JESD204, hiệu chỉnh ban đầu, rồi mới bật PA và đường phát, xem Kiến trúc Radio Unit.

Liên quan

  • Kiến trúc Radio Unit: vị trí của transceiver và RF front-end trong toàn bộ RU, JESD204, PA, anten.
  • DFE: CFR và DPD: xử lý số ở đường phát để bù phi tuyến của PA; DUC/DDC đảm nhận trộn tần ở kiến trúc RF sampling.
  • RF Requirements: ACLR, EVM, phát xạ ngoài ý muốn, độ nhạy thu và blocking mà chuỗi RF phải đạt.
  • RF Bandwidth: IBW và OBW, quyết định băng thông mà transceiver phải xử lý.
  • Đồng bộ trong RAN: nguồn của clock tham chiếu cho LO và clock lấy mẫu.
  • Clock synthesizer và jitter cleaner: chip clock trên board, ảnh hưởng của jitter tới bộ chuyển đổi.
  • JESD204 trên Linux (Linux Kernel): driver, framework JESD204 FSM, device tree và gỡ lỗi link.
  • SPI Subsystem (Linux Kernel): giao tiếp cấu hình transceiver và clock chip.
  • Thạch anh và bộ dao động (Embedded): nguồn clock tham chiếu, quyết định nhiễu pha của LO.
  • OFDM: PAPR và nhạy cảm với nhiễu pha của tín hiệu OFDM.

Tài liệu tham khảo